Staff Engineer

Why Work at Lenovo

We are Lenovo. We do what we say. We own what we do. We WOW our customers. 

Lenovo is a US$83 billion revenue global technology powerhouse, ranked #153 in the Fortune Global 500, and serving millions of customers every day in 180 markets. Focused on a bold vision to deliver Smarter Technology for All, Lenovo has built on its success as the world’s largest PC company with a full-stack portfolio of AI-enabled, AI-ready, and AI-optimized devices (PCs, workstations, smartphones, tablets), infrastructure (server, storage, edge, high performance computing and software defined infrastructure), software, solutions, and services. Lenovo’s continued investment in world-changing innovation is building a more equitable, trustworthy, and smarter future for everyone, everywhere. Lenovo is listed on the Hong Kong stock exchange under Lenovo Group Limited (HKSE: 992) (ADR: LNVGY). 

This transformation together with Lenovo’s world-changing innovation is building a more inclusive, trustworthy, and smarter future for everyone, everywhere. To find out more visit www.lenovo.com, and read about the latest news via our StoryHub.

Description and Requirements

岗位职责：

1、负责超大规模SoC项目中Clock/Reset（CRG）相关模块的架构设计、RTL开发与实现，包括时钟切换、时钟分频、时钟门控及复位控制等关键逻辑设计。

2、参与SoC级时钟与复位架构规划和落地，支持多子系统、多时钟域及多电源域场景下的系统集成与设计优化。

3、负责CRG模块接口定义、集成支持及设计问题闭环，确保模块功能、性能及可维护性满足项目要求。

4、参与Clock Domain、Reset Domain划分方案设计，优化时钟管理及复位策略，提升系统稳定性与可靠性。

5、负责低功耗场景下的时钟控制方案设计，包括Clock Gating及相关低功耗时钟管理机制的实现与优化。

6、参与模块级、子系统级复位机制设计，并支持Test、Scan、MBIST等测试场景下的时钟与复位方案开发。

7、与架构、验证、DFT、STA、低功耗及Bring-up等团队紧密协作，推动功能、时序、功耗及可测试性目标达成。

8、分析并解决CDC、RDC、多时钟域切换、时钟切换异常、复位释放及低功耗状态转换等复杂设计问题。

9、支持SoC顶层集成、验证、原型调试及硅后调试阶段的问题分析与闭环，保障项目顺利交付。

10、建立并完善CRG设计规范、Review Checklist及设计复用方法，持续提升开发效率和设计质量。

岗位要求：

1、具备微电子、电子工程、集成电路、计算机工程或相关领域专业背景，拥有扎实的数字IC与SoC设计基础。

2、具备丰富的Clock/Reset设计经验，能够独立承担复杂CRG模块的设计、开发、调试和交付工作。

3、熟悉多时钟域、多复位域设计方法，并具备相关项目实践经验。

4、熟悉Clock Gating、低功耗时钟控制及复位架构设计，能够解决相关设计与实现问题。

5、熟悉CDC、RDC分析方法及问题定位流程，具备跨时钟域和跨复位域问题闭环处理能力。

6、熟练掌握Verilog/SystemVerilog，具备复杂RTL模块设计、验证及集成能力。

7、熟悉前端数字设计开发流程，理解Lint、CDC/RDC检查、逻辑综合、静态时序分析、低功耗检查等关键环节。

8、具备良好的跨团队协作能力，能够与STA、APR、DFT、验证等团队高效协同推动问题解决。

9、具备较强的问题分析和定位能力，能够独立处理复杂设计问题并推动方案优化。

10、具有完整芯片流片项目经验或复杂芯片核心模块交付经验者优先。

11、具备超大规模SoC项目经验，或有CPU、GPU、NPU、NoC、DDR、HBM等复杂子系统对接经验者优先。

12、熟悉UPF/CPF低功耗设计流程，或具备Emulation、FPGA Prototype、Silicon Bring-up及先进工艺节点项目经验者优先。